# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

09-212371

(43)Date of publication of application: 15.08.1997

(51)Int CI

GO6F 9/46

(21)Application number: 08-020338 (22)Date of filing:

07 02 1996

(71)Applicant · NEC CORP

(72)Inventor · CHIBA MASAKAZII

### (54) REGISTER SAVING AND RESTORING SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the overhead of an OS by shortening the time required for the saving processing of the contents of registers to a context area at the time of task switching to the minimum in a microprocessor for executing multitask processing.

SOLUTION: Dirty bits 104, 105 are prepared correspondingly to plural registers 100, and when the contents of the register 100 are changed, its corresponding bit is turned to '1'. When there is no change, the corresponding bit is turned to '0'. In the case of saving the contents of respective registers 100 to a context area when task switching is generated, respective bits are referred to, and when the bits are '0', a saving instruction is not executed. Namely, saving for the contents of the registers 100 and the updating of storing addresses for saving are not executed. Thereby, the processing time can be shortened.

€_		-31
	レジスタ RO	,
	1 572 9.R"	
	μβ7.2 R3	-
-	レジスタR4	
*	しかスクR5	
	レンメグRモ	
	₽327R?	
1		
	トロスタドスタ	$\neg$
	レザステロマス	
	P#24E24	
	FAY48 32	
	V229620	
	レタスタ色をデ	
	V5256.28	
	レンスタ お 2 0	
re- are -	レヤスタリヨロ	
一一	トラスタペラ・	
	[ [ ··· ]	П
104 10	5	

### LEGAL STATUS

Date of request for examination

07.02.1996

Date of sending the examiner's decision of

08.09.1998

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(43)公開日 平成9年(1997)8月15日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 9/46

313

G06F 9/46

313A

(21)出廣番号

特願平8-20338

(22)出願日

平成8年(1996)2月7日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

審査請求 有 請求項の数6 OL (全 7 頁)

(72) 発明者 千葉 雅一

東京都港区芝五丁目7番1号 日本電気株

式会补内

(74)代理人 弁理士 ▲柳▼川 信

## (54) 【発明の名称】 レジスタ退避及び復元システム

(57)【要約】 (修正有)

【課題】 マルチタスク処理を行うマイクロブロセッサ において、タスク切替え時におけるレジスタの内容のコ ンテキスト領域への退避処理に要する時間を極力少なく して、OSのオーバーヘッドを減少させる。

【解決手段】 複数のレジスタ100に夫々対応して、 ダーティビット104,105を設け、レジスタの内容 が変化したときに対応ビットを"1"とし、変化しない ときは"0"とする。タスク切替えが発生したときに各 レジスタ内容をコンテキスト領域へ退避する場合、各ビ ットを参照して、"0"であれば、退避命令を実行しな い。すなわち、レジスタの内容の退避も退避のための格 納アドレスの更新も行わない。よって、それだけ処理時 間が少なくなる。

	0	31	
	レジスタRO		101
	レジスタR1		<i>"</i>
	レジスタR2		/
	シジスタ R 4		
	レジスタR5		
	レンスタR6		
	レジスタR7		
	レガスタR22		
	レジスタ R 2 3		
	レプスタR24		
	レプスタR 25		
	レプスタR 2 6		
	レプスタR27		
	レジスタ R 2 B		
	レジスタ R 2 9		
ダライビット	レジスタ R 3 O		
103	レジスタ R 3 I		
`	11111	Ш	
10	04 105		

【特許請求の範囲】

【請求項1】 複数のレジスタを有し、これ等レジスタ の格納内容をメモリ上の退避領域に退避するレジスタ退 避システムであって、前記レジスタの各々に対応して設 けられ対応レジスタの内容が変化したことを示すビット 群と、前記レジスタの内容の退避時に、前記ビット群を 参照してそのビットが内容の変化を示すときは前記退避 領域への格納アドレスの更新を行って対応レジスタの内 容の退避を行い、内容の変化を示さないときは前記格納 制御する手段とを含むことを特徴とするレジスタ退避シ ステム。

1

【請求項2】 前記退避時に、前記ビット群の内容を全 て退避するようにしたことを特徴とする請求項1記載の レジスタ退避システム。

【請求項3】 複数のレジスタを有し、これ等レジスタ の格納内容をメモリ上の退避領域に退避し、また退避領 域の退避中の内容を前記レジスタに復元するようにした レジスタ退避及び復元システムであって、前記レジスタ たことを示すビット群と、前記レジスタの内容の退避時 に、前記ビット群を参照してそのビットが内容の変化を 示すときは前記退避領域への格納アドレスの更新を行っ て対応レジスタの内容の退避を行い、内容の変化を示さ ないときは前記格納アドレスの更新及び対応レジスタの 退避を行わないよう制御する手段と、前記退避時に前記 ビット群の内容を全て退避するよう制御する手段と、前 記退避領域の退避内容の前記レジスタへの復元時に、前 記退避中のビッド群を参照してそのビットが内容の変化 を示すときは前記退避領域から読出すべき復元アドレス 30 の更新を行って対応復元データの対応レジスタへの復元 を行い、内容の変化を示さないときは前記復元アドレス の更新及び対応レジスタへの復元を行わないよう制御す る手段とを含むことを特徴とするレジスタ退避及び復元 システム。

【請求項4】 前記復元の終了に応答して前記レジスタ の各々に対応して設けられたビット群を全てクリアする ようにしたことを特徴とする請求項3記載のレジスタ根 避及び復元システム。

【請求項5】 前記退避中のビッド群の参照に際して、 前記退避中のビット群の内容を順次ビットシフトしつつ シフトアウトしたビットの内容を参昭するようにしたと とを特徴とする請求項3記載のレジスタ退避及び復元シ ステム。

【請求項6】 前記ビット群の内容が全てクリア状能に なった時に前記復元処理を終了するようにしたことを特 徴とする請求項5記載のレジスタ退避及び復元システ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はレジスタ退避及び復 元システムに関し、特にマルチタスク処理を行うOS (オペレーティングシステム) を使用したマイクプロセ ッサにおけるタスク切替え時レジスタ内容の退避/復元 処理の制御を行うレジスタ退避及び復元システムに関す るものである.

[0002]

【従来の技術】現在、マイクロプロセッサを効率良く使 用するために、マルチプログラミングの方式が用いられ アドレスの更新及び対応レジスタの退避を行わないよう 10 ている。マルチプログラミング方式では、プログラムを 実行単位であるタスクに分割し、OSが種々の状況に応 じてタスクを選択し、CPUの実行権を割り当ててい る。OSがあるタスクにCPUの実行権を割り当てる際 には、現在CPUが使用しているタスクのコンテキスト をメモリ上の格納領域に退避し、割り当てるタスクのコ ンテキスト領域からコンテキストを復元する。この時の 動作を図6、7を参照しながら説明する。

【0003】図6はCPUのレジスタの例を示したもの である。このCPUは32ピット長のレジスタを32本 の各々に対応して設けられ対応レジスタの内容が変化し 20 持つものである。また、CPUはこれ等のレジスタの退 避及び復元を命令で実行するものとする。

> 【0004】図7はCPUの実行権を移す際のフローを 示したものである。今、タスクは簡単のためにタスクA とタスクBの2つとする。初めはタスクAにCPUの実 行権があり、タスクAからタスクBにCPUの実行権が 移るものとする。また、タスクのコンテキストを図6に 示したレジスタとし、コンテキストの格納領域はタスク コントロールブロック内に確保されているものとする。 【0005】CPUの実行権を切り換えるために(ステ ップ701)、OSはタスクAのタスクコントロールブ ロックアドレスを得る(ステップ702)。この時〇S はこのタスクコントロールブロック内にタスクAのコン テキストを格納するために、レジスタの退避命令を実行 する。この命令によってCPUは32本のレジスタの内 容をレジスタROから順にレジスタR31まで全てを退 避せしめてメモリ上の退避領域に格納する (ステップ7 03).

【0006】次に、メモリ上の他の領域における実行待 ちの行列の先頭から、タスクBのタスクコントロールブ 40 ロックアドレスを得る (ステップ704)。OSはこの タスクコントロールブロック内のタスクBのコンテキス トをCPUのレジスタに格納するために、レジスタの復 帰命令を実行する。この命令によってCPUはタスクコ ントロールプロック内に格納してあるデータをレジスタ R 0 から R 3 1 に格納する (ステップ 7 0 5)。 この様 にして、OSはタスクAからタスクBにCPUのコンテ キストを入れ替える。

【0007】別の従来例を説明する。この例は特開平4 211837号公報に開示のものであり、この従来例 50 では、前述の従来例同様に、OSはレジスタの内容を退 3 道させるための退避命令を実行する。CPUはレジスタ ROから順に退避格納するが、この際各レジスタに対応 して予め設けられているモディファイビットの状態を参 照する。

【0008】モディファイビットとは実行中のタスク内でレジスタの内容に変更があった場合に[1]がセットされるビットのことである。

[0008] 先ず、CPUはレジスタR0に対応したモディファイビットをチェックする。 との場合、モディファイビットが [1] であったとする。よって、このレジ 10 スタR0の内容は変更されているので、CPUはレジスタR0の内容とコンテキスト格納部成に迅速係的し、次のレジスタR1のための格符下ドレスを更新的し、次のレジスタR1のための格例を

【0010】次化、レジスタR1のモディファイビット をチェックする。との場合、レジスタR1のモディファ イビットが [0] であったとする。よって、このレジス タR1の内容は変更されていないので、レジスタR1の 内容は格徴せず、格納アドレスのみを更新する。

【0011】 この様に、モディファイビットが [1] の場合は、CPUは対応するレジスタの内容をコンテキスト格約域 に格納し、格納アドレスを更新し、モディフィイビットが [0] の場合は、CPUは対応するレジスタの内容を格納せず、格納アドレスのみを更新する。以上のように、CPUはレジスタの退避を行う。

【0012】次に、OSはタスクBのタスクコントロールブロックアドレスを得る。OSはタスクコントロールブロックに格納してあるタスクBのコンテキストをCP Uのレジスタに格納するために、レジスタの復元命令を実行する。

[0013] との命令によってCPUは、モディファイ 30 ビットを全て[0]にし、コンテキスト格納奴域に格納 してあるデータを全てのレジスタに格納する。この様に して、OSはタスクAからタスクBにコンテキストを入 わ替える。

### [0014]

【発明が解決しようとする課題】マイクロブロセッサは 内部におけるコンテキストの転送を非常に高速に行う。 しかし、マルチタスク処理を行うマイクロブロセッサに おいては、タスクを入れ替える官とレジスタの内容をメ キリに退避格納し、次に実行するなスクのコンテキスト をレジスタに復元する必要がある。

【0015】その際化、マイクロプロセッサの外部バス を使用するためにマイクロプロセッサ内部のように高速 にデータ転送が行えない。マイクロプロセッサを使用し たシステムにおいて、外部アクセスを用いるアクセスが 生じると性能が低下する。

【0016】また、先の特開平4-211837号公報のモディファイビットを用いたレジスタシステムにおいても、レジスタの本数分の迅速領域への格納アドレスを更新し、復元の際にはレジスタの本数分コンテキストを50

レジスタに戻すために、外部アクセス時間がOSの処理 時間内のオーバーヘッドとなってしまう。

【0017】本発明の目的は、マルチタスクの切替え時におけるレジスタ内容の退避/復元処理のオーバーへっ ドを極力少なくするようにしたレジスタ退避復元システムを提供することである。

### [0018]

【課題を解決するための手段】本発明によるレジスタ退避ンステムは、複数のレジスタを打し、これ等レジスタの格納内容をメモリ上の退避領域に退避するレジスタ返避システムであって、前記レジスタの各々に対応して設ける抗対応レジスタの内容が変化したことを示すビット群と、前記レジスタの内容の退避時に、前記ピット群を無似てそのビットが内容の変化を示すとは前記退遊領域への格納アドレスの更新を行って対応レジスタの形容が退避を行い、内容の変化を示すさないときは前記退荷容が退避を行い、内容の変化を示さないときは前記と対容が退退を行い、内容の変化を示さないときは前記と対容が退撃を行って対応レジスタの思避を行わないよう制御する手段とを含むことを特徴としている。

[0019]そして、前記退避時に、前記ビット群の内 20 容を全て退避するようにしたことを特徴としている。 [0020]また、本発明によるレジスタ退避及び復元

システムは、複数のレジスタを有し、これ等レジスタの 格納内容をメモリ上の退避領域に退避し、また退避領域 の退避中の内容を前記レジスタに復元するようにしたレ ジスタ退避及び復元システムであって、前記レジスタの 各々に対応して設けられ対応レジスタの内容が変化した ことを示すビット群と、前記レジスタの内容の退避時 に、前記ビット群を参照してそのビットが内容の変化を 示すときは前記退避領域への格納アドレスの更新を行っ て対応レジスタの内容の退避を行い、内容の変化を示さ ないときは前記格納アドレスの更新及び対応レジスタの 退避を行わないよう制御する手段と、前記退避時に前記 ビット群の内容を全て退避するよう制御する手段と、前 記退避領域の退避内容の前記レジスタへの復元時に 前 記退避中のビッド群を参照してそのビットが内容の変化 を示すときは前記退避領域から続出すべき復元アドレス の更新を行って対応復元データの対応レジスタへの復元 を行い、内容の変化を示さないときは前記復元アドレス

【0021】そして、前記復元の終了に応答して、前記 レジスタの各々に対応して設けられたビット群を全てク リアするようにしたことを特徴としている。

の更新及び対応レジスタへの復元を行わないよう制御す

る手段とを含むことを特徴としている。

【0022】とのビット群クリア処理をなす代わりに、 輸記退避中のビッド群の参照に際して、 前記退避中のビット野の内容を駆大ビットシフトしつつシフトアウトし たビットの内容を参照し、前記ビット群の内容が全てク リア状態ななった時に前記後元処理を終了するようにし たととを特徴としている。

[0023]

5

【発明の実施の形態】本発明の作用について述べる。 レ ジスタの内容に変化がない場合には、退避や復元の必要 もないために、変化のあったレジスタの内容のみを退避 や復元処理すると共に、その時のカメモリ上の退避領域 への退避格納アドレスの更新や復元アドレスの更新を行 うことで、 OSのオーバーヘッドを極力少なくすること が可能となる、

【0024】本発明の実施例を図面を参照しながら説明 する。

[0025] 図1は本発明の一実施例に用いるレジスタ 10 システム構成を示したものである。図で使用しているレ シスタンステム100は、一つのレジスタが32ビット 機成であり、32本で構成されている。

[0026]また、一般使用を目的とした32本のレジ スタとは別に、各レジスタの変化を示す32個のダーテ ィピットを並かたダーティビット群レジスタ103を有 する。このダーティビットは、例えば、レジスタR0や R1に対して夫々ダーティビット104や105という ように、各レジスタに対して1対1に用意される。

[0027]そして、タスクAを実行中にレジスタR0 20 の内容を変更した場合、レジスタR0に対応するダーテ イビフト104が [1] にやシトされる。また、タスク Aの最中にレジスタR0の内容が変化しなかった場合、 ダーティビット104の[0]の値は変化しない。同様 に、全てのダーティビットの値がタスクAの実行中に決 定される。

[0028] タスクAからタスクBに変更する際、コンテキストを入れ替える必要があるが、〇分は図2に示す 逃避格納アルゴリズムに従ってレジスタの内容を退避す る退避命令を実行することでてれを行う(ステップ30 30 1)。〇PUはレジスタR0の内容から順に退避格納す るが、この際に各レジスタに対応したダーティビットを 参照する、先ず、〇PUはレジスタR0に対応したダー ディビットをチェックする(ステップ302、30 3)。

0028] との例では、ダーティビット104の値を [1]、ダーティビット105の値を[0]とする。よ ってCPUはレジスタR0の内容をコンテキスト格納領 域に格納し(ステップ305)、格納アドレスを更新す る(ステップ306)。

【0030】次に、CPUはレジスタR1のダーティビ ットをチェックする。レジスタR1のダーティビットは [0]である。よってレジスタR1の内容は格納せず、 総約アドレスも更新しない。

【0031】以上のようにレジスタR31までの処理を 繰り返し(ステップ307,308)、CPUはレジス タの退世を行う。レジスタR31の処理の後、ダーティ ビット階のレジスタ103の内容もコンテキスト格納領 域に格納し(ステップ309)、格納アドレスを更新す る(ステップ310)。 【0032】次にOSは、タスクBのタスクコントロールブロックアドレスを得る。この時、タスクBのコンテキスト格納領域の内容は図3に示す如くであるとする。OSはタスクコントロールブロックに格納してあるタスクBのコンテキスト200をCPUのレジスタに格納するために、レジスタの復元命令を実行する。この命令によってCPUは、先ずコンテキスト格納領域に格納してあるタスクBのダーティピット群のレジスタ(図1の103)に格納する。

0 [0033]つまりとのレジスタ203は、タスクBの コンテキストの内、コンテキスト格納領域から復元すべ きコンテキスト内容を示している。

[0034] タスクBからの他のタスクに切り替わるときに、コンテキスト格特領域化と選組格的した値が図3に、

応す如くなっているわけであり、つまりタスクBの最中に変化のなかったレジスタに関しては対応するダーティビットが [0] となり、格特の限に格納アドレスを更新していないために、ダーティビットが [1] の値のレジスタの内容のみが格納されていることになる。

20 【0035】図3では、レジスタのR0、R2の各内容が格納されていて、それに対応するダーティピット204、206は夫6【1】になっている。また、レジスタR1の内容は格納されておらず、よってそれに対応するダーティピット205は【0】になっている。

[0036]との様に本発明の実施例では、タスク実行中に変更のあったコンテキストのみをコンテキスト格納 領域に退遊格納している。

【0037】次に復元命令によって、タスクのコンテキストが入れ替わる様子を図4の復元アルゴリズムに従っ に説明する。CPUが復元命令を実行すると(ステップ 401)、先ず、コンテキスト格納領域に格納された3 2ビットのダーティビット群203をCPU内のダーティビット用の32ビットのダーティビートレジスタ10 3に格納する(ステップ402)。

【0038】次に、CPUはコンテキスト格納領域から 32ビットずつレジスタの内容を読出し格前するが、そ の際は先に格納したダーティビットレジスタ103の内 容を参照し(ステッブ403、404)、ダーティビットが [1] になっているレジスタのみに格納を行い(ス

40 テップ405、406)、復元アドレスを取断する(ス テップ407)。全てのダーティビットのチェックが終 了すると(ステップ408、409)、ダーティビット 群103を全て[0] クリアする(ステップ410)。 [0039] Cの様にひてOSは、タスクのコンテキス トを入札替える(ステップ411)。

【0040】次に、図5を用いて本発明の他の実施例を 説明する。尚、図5において、図4と同等ステップは同 一符号を付してその説明を省略する。

【0041】先の実施例である図4に示した復元アルゴ 50 リズムでは、タスクのコンテキストをコンテキスト格納

領域から復元する際は、ダーティビットレジスタの内容 を基に各レジスタにコンテキストを格納し、その後全て のダーティビットをチェックする際に、ダーティビット レジスタ(図1の103)の内容を1ビットずつ左にシ フトし (ステップ503)、キャリーアウトした値をチ ェックするようにする (ステップ505)。 この時、最 下位ビットには1ビットの左シフトの度に0を右から詰 めていく (ステップ504)。

【0042】また、左シフト動作の直後に毎回ダーティ ビットレジスタの値が全て[0]になっていないかをチ 10 に押さえることができるという効果がある。 エックする(ステップ508)。コンテキストの復元の 最中にダーティビットレジスタの内容が全て[0]にな ったら、コンテキストの復元命令は終了する。

【0043】本実施例では、コンテキストを復元する命 令の最後のダーティビットの0クリアが必要ないこと と、ダーティビットのチェックの順番で最後の[1]を チェックした後の余分なチェックを省略することができ 3.

【0044】尚、本発明のより良い理解のために、追加 的に説明を加える。コンテキストの切替えが発生する と、レジスタ (汎用レジスタ) の内容をメモリ上に退避 するが、との時、メモリ上の退避箇所のアドレスが必要 となる。従来においては、ストア命令等を用いてメモリ 上の退避領域へ格納して行くが、その際のアドレスはソ フトウェアトで更新しながら行われる。

【0045】つまり、上述した32本のレジスタが存在 するようなハードウェアの場合、32回のアドレス更新 を行うストア命令を実行して退避が行われることにな

【0046】しかし、本発明では、メモリ上の格納場所 30 200 コンテキスト格納領域の内容 を節約するためにも、内容が変化していないレジスタに 関するストア命令を実行しないようにしたものであり よって内容が変化しないレジスタに関しては、退避及び\*

\*そのアドレス更新も行わないようにしているのである。 [0047]

【発明の効果】以上述べた如く、本発明によれば、内容 に変更のあったレジスタのみをコンテキスト格納領域に 格納し、復元する際も変更のあったレジスタの内容のみ を復元しているために、余計なメモリアクセス、つまり 外部バスのアクセスが必要最小限になり、従って、OS の処理時間内のオーバーヘッドを最小に押さえられるた め、コンテキストの変更によるOS性能のロスを最小限

【図面の簡単な説明】

【図1】本発明の実施例におけるレジスタの構成を示す 図である。

【図2】本発明の実施例の退避処理動作を示すフローチ ャートである。

【図3】本発明の実施例におけるタスクBのコンテキス ト格納領域内の内容を示す図である。

【図4】本発明の実施例の復元処理動作の一例を示すフ ローチャートである。

20 【図5】本発明の実施例の復元処理動作の他の例を示す フローチャートである. 【図6】従来例を説明するためのレジスタの機成図であ

【図7】従来のコンテキスト入れ替え処理時の動作を示 すフローチャートである。

【符号の説明】

100 レジスタ


103 ダーティビットレジスタ


104, 105 ダーティビット

203 ダーティビット群の内容


204~206 ダーティビット

[図3]





【図5】



[図6]

0	
	31
レジスタRO	
レジスタR1	
レジスタR2	
レジスタR 4	
レジスタR5	7
レジスタR6	$\neg$
レジスタR7	
レジスタR22	
レプスタ R 2 3	
レガスタR24	
レザスタR 25	
レプスタR 2 6	
レジスタR27	
レグスダ R 2 8	
レプスタ R 2 9	
レジスタ R 3 O	
レジスタR31	